

G11 ENREGISTREMENT DE L'INFORMATION

G11C MÉMOIRES STATIQUES (enregistrement de l'information basé sur un mouvement relatif entre le support d'enregistrement et le transducteur G11B; dispositifs semi-conducteurs pour mémoires H01L, p.ex. H01L 27/108 à H01L 27/115; technique de l'impulsion en général H03K, p.ex. commutateurs électroniques H03K 17/00)

- (1) La présente sous-classe couvre les dispositifs ou dispositions pour l'emmagasinement d'informations numériques ou analogiques:
 - (i) dans lesquels il n'y a pas de mouvement relatif entre un élément d'emmagasinement d'information et un transducteur;
 - (ii) qui comportent un dispositif sélecteur pour l'écriture d'informations dans la mémoire numérique ou leur lecture à partir de celle-ci.
- (2) La présente sous-classe ne couvre pas les éléments non adaptés pour l'emmagasinement ou non pourvus de tels moyens, qui sont couverts par la sous-classe appropriée, p.ex. de H01, par H03K.
- (3) *Dans la présente sous-classe, les termes suivants sont utilisés avec la signification ci-dessous indiquée: [8]*
 - “*éléments d'emmagasinement*” est un élément qui peut maintenir au moins un morceau d'information et qui comprend des moyens d'écriture ou de lecture de cette information; [8]
 - “*mémoire*” est un dispositif, incluant des éléments d'emmagasinement, qui peut maintenir de l'information susceptible d'être extraite à la demande. [8]

Schéma général

MÉMOIRES NUMÉRIQUES CARACTÉRISÉES PAR LA NATURE DES ÉLÉMENTS ÉCRITURE OU LECTURE D'INFORMATION	7/00
SÉLECTION D'ADRESSE	8/00
MÉMOIRES NUMÉRIQUES CARACTÉRISÉES PAR LA NATURE DES ÉLÉMENTS	
Types électriques ou magnétiques; leurs détails	11/00; 5/00
Types mécaniques	23/00
Types fluidiques	25/00
Autres types	13/00
MÉMOIRES NUMÉRIQUES CARACTÉRISÉES PAR DES DISPOSITIFS DE SAUVEGARDE	14/00

MÉMOIRES MORTES PROGRAMMABLES EFFECTUABLES	16/00
MÉMOIRES NUMÉRIQUES CARACTÉRISÉES PAR LE DÉPLACEMENT DE L'INFORMATION	
Décalage; circulation	19/00; 21/00
MÉMOIRES CARACTÉRISÉES PAR LA FONCTION	
Associative; analogique; à lecture seulement	15/00; 27/00; 17/00
VÉRIFICATION DES MÉMOIRES	29/00
MATIÈRE NON PRÉVUE DANS LES AUTRES GROUPES DE LA PRÉSENTE SOUS-CLASSE	99/00

5/00 Détails de mémoires couverts par le groupe G11C 11/00

- 5/02 . Disposition d'éléments d'emmagasinement, p.ex. sous la forme d'une matrice
- 5/04 . . Supports pour éléments d'emmagasinement;
Montage ou fixation d'éléments d'emmagasinement sur de tels supports
- 5/05 . . . Supports de noyaux dans une matrice [2]
- 5/06 . Dispositions pour interconnecter électriquement des éléments d'emmagasinement
- 5/08 . . pour interconnecter des éléments magnétiques, p.ex. des noyaux toroïdaux
- 5/10 . . pour interconnecter des capacités
- 5/12 . Appareils ou procédés pour interconnecter des éléments d'emmagasinement, p.ex. pour enfiler des noyaux magnétiques
- 5/14 . Dispositions pour l'alimentation (circuits auxiliaires pour mémoires utilisant des dispositifs à semi-conducteurs, G11C 11/4063, G11C 11/413, G11C 11/4193; en général G05F, H02J, H02M) [5,7]

7/00 Dispositions pour écrire une information ou pour lire une information dans une mémoire numérique

- (G11C 5/00 a priorité; circuits auxiliaires pour mémoires utilisant des dispositifs à semi-conducteurs G11C 11/4063, G11C 11/413, G11C 11/4193) [2,5]
- 7/02 . avec des moyens d'éviter les signaux parasites
 - 7/04 . avec des moyens d'éviter les effets perturbateurs thermiques
 - 7/06 . Amplificateurs de lecture; Circuits associés (amplificateurs en soi H03F, H03K) [1,7]
 - 7/08 . . Leur commande [7]
 - 7/10 . Dispositions d'interface d'entrée/sortie (E/S, I/O) de données, p.ex. circuits de commande E/S de données, mémoires tampon de données E/S (circuits de conversion de niveau en général H03K 19/0175) [7]
 - 7/12 . Circuits de commande de lignes de bits, p.ex. circuits d'attaque, de puissance, de tirage vers le haut, d'abaissement, circuits de précharge, circuits d'égalisation, pour lignes de bits [7]
 - 7/14 . Gestion de cellules factices; Générateurs de tension de référence de lecture [7]

- 7/16 . Emmagasinage de signaux analogiques dans des mémoires numériques utilisant une disposition comprenant des convertisseurs analogiques/numériques (A/N), des mémoires numériques et des convertisseurs numériques/analogiques (N/A) [7]
- 7/18 . Organisation de lignes de bits; Disposition de lignes de bits [7]
- 7/20 . Circuits d'initialisation de cellules de mémoire, p.ex. à la mise sous ou hors tension, effacement de mémoire, mémoire d'image latente [7]
- 7/22 . Circuits de synchronisation ou d'horloge pour la lecture-écriture (R-W); Générateurs ou gestion de signaux de commande pour la lecture-écriture (R-W) [7]
- 7/24 . Circuits de protection ou de sécurité pour cellules de mémoire, p.ex. dispositions pour empêcher la lecture ou l'écriture par inadvertance; Cellules d'état; Cellules de test [7]
- 8/00 Dispositions pour sélectionner une adresse dans une mémoire numérique** (circuits auxiliaires pour mémoires utilisant des dispositifs à semi-conducteurs G11C 11/4063, G11C 11/413, G11C 11/4193) [2,5]
- 8/02 . utilisant une matrice de sélection [2]
- 8/04 . utilisant un dispositif d'adressage séquentiel, p.ex. registre à décalage, compteur (utilisant des registres du type file d'attente (FIFO) pour modifier la vitesse de débit des données numériques G06F 5/06; utilisant des registres du type pile d'assiettes (LIFO) pour le traitement de données numériques en agissant sur leur ordre G06F 7/00) [5]
- 8/06 . Dispositions d'interface d'adresses, p.ex. mémoires tampon d'adresses (circuits de conversion de niveau en général H03K 19/0175) [7]
- 8/08 . Circuits de commande de lignes de mots, p.ex. circuits d'attaque, de puissance, de tirage vers le haut, d'abaissement, circuits de précharge, pour lignes de mots [7]
- 8/10 . Décodeurs [7]
- 8/12 . Circuits de sélection de groupe, p.ex. pour la sélection d'un bloc de mémoire, la sélection d'une puce, la sélection d'un réseau de cellules [7]
- 8/14 . Organisation de lignes de mots; Disposition de lignes de mots [7]
- 8/16 . Réseau de mémoire à accès multiple, p.ex. adressage à un élément d'emmagasinage par au moins deux groupes de lignes d'adressage indépendantes [7]
- 8/18 . Circuits de synchronisation ou d'horloge; Génération ou gestion de signaux de commande d'adresse, p.ex. pour des signaux d'échantillonnage d'adresse de ligne (RAS) ou d'échantillonnage d'adresse de colonne (CAS) [7]
- 8/20 . Circuits de sécurité ou de protection d'adresse, c. à d. dispositions pour empêcher un accès non autorisé ou accidentel [7]
- 11/00 Mémoires numériques caractérisées par l'utilisation d'éléments d'emmagasinage électriques ou magnétiques particuliers; Eléments d'emmagasinage correspondants** (G11C 14/00 à G11C 21/00 ont priorité) [5]
- Note**
- Le groupe G11C 11/56 a priorité sur les groupes G11C 11/02 à G11C 11/54. [2]
- 11/02 . utilisant des éléments magnétiques
- 11/04 . . utilisant des éléments d'emmagasinage de forme cylindrique, p.ex. barre, fil (G11C 11/12, G11C 11/14 ont priorité) [2]
- 11/06 . . utilisant des éléments d'emmagasinage à simple ouverture; utilisant des plaques à plusieurs ouvertures dans lesquelles chaque ouverture constitue un élément d'emmagasinage
- 11/061 . . . utilisant des éléments à une seule ouverture ou à boucle magnétique unique, à raison d'un élément par bit, et pour la lecture destructive [2]
- 11/063 organisées par bit, p.ex. organisation 2 L/2 D, 3 D, c. à d. pour la sélection d'un élément au moyen d'au moins deux courants partiels coïncidents, tant pour la lecture que pour l'écriture [2]
- 11/065 organisées par mots, p.ex. organisation 2 D ou sélection linéaire, c. à d. pour la sélection de tous les éléments d'un mot au moyen d'un courant complet pour la lecture [2]
- 11/067 . . . utilisant des éléments à une seule ouverture ou à boucle magnétique unique, à raison d'un élément par bit, et pour la lecture non destructive [2]
- 11/08 . . utilisant des éléments d'emmagasinage à ouvertures multiples, p.ex. utilisant des transfluxors; utilisant des plaques comportant plusieurs éléments d'emmagasinage individuels à ouvertures multiples (G11C 11/10 a priorité; utilisant des plaques à ouvertures multiples dans lesquelles chaque ouverture individuelle forme un élément d'emmagasinage G11C 11/06) [2]
- 11/10 . . utilisant des éléments d'emmagasinage multi-axiaux
- 11/12 . . utilisant des tensors, utilisant des twistors, c. à d. des éléments dans lesquels un axe de magnétisation est tordu
- 11/14 . . utilisant des éléments à pellicules minces
- 11/15 . . . utilisant des couches magnétiques multiples (G11C 11/155 a priorité) [2]
- 11/155 . . . avec une configuration cylindrique [2]
- 11/16 . . utilisant des éléments dans lesquels l'effet d'emmagasinage est basé sur l'effet de spin
- 11/18 . utilisant des dispositifs à effet Hall
- 11/19 . utilisant des dispositifs réactifs non linéaires dans des circuits résonnants [2]
- 11/20 . . utilisant des paramétrons [2]
- 11/21 . utilisant des éléments électriques [2]
- 11/22 . . utilisant des éléments ferro-électriques [2]
- 11/23 . . utilisant l'emmagasinage électrostatique sur une couche commune, p.ex. tubes de Forrester-Haeff (G11C 11/22 a priorité) [2]
- 11/24 . . utilisant des condensateurs (G11C 11/22 a priorité; utilisant une combinaison de dispositifs à semi-conducteurs et de condensateurs G11C 11/34, p.ex. G11C 11/40) [2,5]
- 11/26 . . utilisant des tubes à décharge [2]
- 11/28 . . . utilisant des tubes à atmosphère gazeuse [2]
- 11/30 . . . utilisant des tubes à vide (G11C 11/23 a priorité) [2]
- 11/34 . . utilisant des dispositifs à semi-conducteurs [2]
- 11/35 . . . avec stockage de charges dans une région d'appauvrissement, p.ex. dispositifs à couplage de charge [7]
- 11/36 . . . utilisant des diodes, p.ex. comme éléments à seuil [2]
- 11/38 utilisant des diodes tunnels [2]

- 11/39 . . . utilisant des thyristors [5]
- 11/40 . . . utilisant des transistors [2]
- 11/401 . . . formant des cellules nécessitant un rafraîchissement ou une régénération de la charge, c. à d. cellules dynamiques [5]
- 11/402 . . . avec régénération de la charge propre à chaque cellule de mémoire, c. à d. rafraîchissement interne [5]
- 11/403 . . . avec régénération de la charge commune à plusieurs cellules de mémoire, c. à d. rafraîchissement externe [5]
- 11/404 . . . avec une porte à transfert de charges, p.ex. un transistor MOS, par cellule [5]
- 11/405 . . . avec trois portes à transfert de charges, p.ex. transistors MOS, par cellule [5]
- 11/406 . . . Organisation ou commande des cycles de rafraîchissement ou de régénération de la charge [5]
- 11/4063 . . . Circuits auxiliaires, p.ex. pour l'adressage, le décodage, la commande, l'écriture, la lecture ou la synchronisation [7]
- 11/4067 . . . pour des cellules de mémoire du type bipolaire [7]
- 11/407 . . . pour des cellules de mémoire du type à effet de champ [5]
- 11/4072 . . . Circuits pour l'initialisation, pour la mise sous ou hors tension, pour l'effacement de la mémoire ou pour le préréglage [7]
- 11/4074 . . . Circuits d'alimentation ou de génération de tension, p.ex. générateurs de tension de polarisation, générateurs de tension de substrat, alimentation de secours, circuits de commande d'alimentation [7]
- 11/4076 . . . Circuits de synchronisation (pour la gestion de la régénération G11C 11/406) [7]
- 11/4078 . . . Circuits de sécurité ou de protection, p.ex. afin d'empêcher la lecture ou l'écriture intempestives ou non autorisées; Cellules d'état; Cellules de test (protection du contenu de la mémoire lors des vérifications ou des tests G11C 29/52) [7]
- 11/408 . . . Circuits d'adressage [5]
- 11/409 . . . Circuits de lecture-écriture (R-W) [5]
- 11/4091 . . . Amplificateurs de lecture ou de lecture/rafraîchissement, ou circuits de lecture associés, p.ex. pour la précharge, la compensation ou l'isolation des lignes de bits couplées [7]
- 11/4093 . . . Dispositions d'interface d'entrée/sortie (E/S, I/O) de données, p.ex. mémoires tampon de données (circuits de conversion de niveau en général H03K 19/0175) [7]
- 11/4094 . . . Circuits de commande ou de gestion de lignes de bits [7]
- 11/4096 . . . Circuits de commande ou de gestion d'entrée/sortie (E/S, I/O) de données, p.ex. circuits pour la lecture ou l'écriture, circuits d'attaque d'entrée/sortie, commutateurs de lignes de bits [7]
- 11/4097 . . . Organisation de lignes de bits, p.ex. configuration de lignes de bits, lignes de bits repliées [7]
- 11/4099 . . . Traitement de cellules factices; Générateurs de tension de référence [7]
- 11/41 . . . formant des cellules avec réaction positive, c. à d. des cellules ne nécessitant pas de rafraîchissement ou de régénération de la charge, p.ex. multivibrateur bistable, déclencheur de Schmitt [5]
- 11/411 . . . utilisant uniquement des transistors bipolaires [5]
- 11/412 . . . utilisant uniquement des transistors à effet de champ [5]
- 11/413 . . . Circuits auxiliaires, p.ex. pour l'adressage, le décodage, la commande, l'écriture, la lecture, la synchronisation ou la réduction de la consommation [5]
- 11/414 . . . pour des cellules de mémoire du type bipolaire [5]
- 11/415 . . . Circuits d'adressage [5]
- 11/416 . . . Circuits de lecture-écriture (R-W) [5]
- 11/417 . . . pour des cellules de mémoire du type à effet de champ [5]
- 11/418 . . . Circuits d'adressage [5]
- 11/419 . . . Circuits de lecture-écriture (R-W) [5]
- 11/4193 . . . Circuits auxiliaires spécifiques aux types particuliers de dispositifs de stockage à semi-conducteurs, p.ex. pour l'adressage, la commande, la lecture, la synchronisation, l'alimentation, la propagation du signal (G11C 11/4063, G11C 11/413 ont priorité) [7]
- 11/4195 . . . Circuits d'adressage [7]
- 11/4197 . . . Circuits de lecture-écriture (R-W) [7]
- 11/42 . . . utilisant des dispositifs opto-électroniques, c. à d. des dispositifs émetteurs de lumière et des dispositifs photo-électriques couplés électriquement ou optiquement
- 11/44 . . . utilisant des éléments supraconducteurs, p.ex. des cryotrons [2]
- 11/46 . . . utilisant des éléments thermoplastiques
- 11/48 . . . utilisant des éléments à couplage déplaçable, p.ex. des noyaux ferromagnétiques, pour produire un changement entre différents états d'induction mutuelle ou de self-induction
- 11/50 . . . utilisant l'actionnement de contacts électriques pour emmagasiner l'information (mémoires mécaniques G11C 23/00; interrupteurs permettant un nombre choisi d'actionnements consécutifs des contacts à la suite d'un seul actionnement manuel de l'organe moteur H01H 41/00)
- 11/52 . . . utilisant des relais électromagnétiques

- 11/54 . utilisant des éléments simulateurs de cellules biologiques, p.ex. neurone
- 11/56 . utilisant des éléments d'emménagement comportant plus de deux états stables représentés par des échelons, p.ex. de tension, de courant, de phase, de fréquence (dispositions de comptage comprenant des éléments multistables de ce type H03K 25/00, H03K 29/00) [2]
- 13/00 Mémoires numériques caractérisées par l'utilisation d'éléments d'emménagement non couverts par les groupes G11C 11/00, G11C 23/00 ou G11C 25/00**
- 13/02 . utilisant des éléments dont le fonctionnement dépend d'un changement chimique (utilisant une charge électrochimique G11C 11/00)
- 13/04 . utilisant des éléments optiques
- 13/06 . . utilisant des éléments magnéto-optiques (éléments magnéto-optiques en général G02F) [2]
- 14/00 Mémoires numériques caractérisées par des dispositions de cellules ayant des propriétés de mémoire volatile et non volatile pour sauvegarder l'information en cas de défaillance de l'alimentation [5]**
- 15/00 Mémoires numériques dans lesquelles l'information, comportant une ou plusieurs parties caractéristiques, est écrite dans la mémoire et dans lesquelles l'information est lue au moyen de la recherche de l'une ou plusieurs de ces parties caractéristiques, c. à d. mémoires associatives ou mémoires adressables par leur contenu** (dans lesquelles l'information est adressée à un endroit spécifique G11C 11/00) [2]
- 15/02 . utilisant des éléments magnétiques [2]
- 15/04 . utilisant des éléments semi-conducteurs [2]
- 15/06 . utilisant des éléments cryogéniques [2]
- 16/00 Mémoires mortes programmables effaçables** (G11C 14/00 a priorité) [5]
- 16/02 . programmables électriquement [5]
- 16/04 . . utilisant des transistors à seuil variable, p.ex. FAMOS [5]
- 16/06 . . Circuits auxiliaires, p.ex. pour l'écriture dans la mémoire (en général G11C 7/00) [5]
- 16/08 . . . Circuits d'adressage; Décodeurs; Circuits de commande de lignes de mots [7]
- 16/10 . . . Circuits de programmation ou d'entrée de données [7]
- 16/12 Circuits de commutation de la tension de programmation [7]
- 16/14 Circuits pour effacer électriquement, p.ex. circuits de commutation de la tension d'effacement [7]
- 16/16 pour effacer des blocs, p.ex. des réseaux, des mots, des groupes [7]
- 16/18 Circuits pour effacer optiquement [7]
- 16/20 Initialisation; Présélection de données; Identification de puces [7]
- 16/22 . . . Circuits de sécurité ou de protection pour empêcher l'accès non autorisé ou accidentel aux cellules de mémoire [7]
- 16/24 . . . Circuits de commande de lignes de bits [7]
- 16/26 . . . Circuits de détection ou de lecture; Circuits de sortie de données [7]
- 16/28 utilisant des cellules de détection différentielle ou des cellules de référence, p.ex. des cellules factices [7]
- 16/30 . . . Circuits d'alimentation [7]
- 16/32 . . . Circuits de synchronisation [7]
- 16/34 . . . Détermination de l'état de programmation, p.ex. de la tension de seuil, de la surprogrammation ou de la sousprogrammation, de la rétention [7]
- 17/00 Mémoires mortes programmables une seule fois; Mémoires semi-permanentes, p.ex. cartes d'information pouvant être replacées à la main** (mémoires mortes programmables effaçables G11C 16/00; codage, décodage ou conversion de code, en général H03M) [2,5]
- 17/02 . utilisant des éléments magnétiques ou inductifs (G11C 17/14 a priorité) [2,5]
- 17/04 . utilisant des éléments capacitifs (G11C 17/06, G11C 17/14 ont priorité) [2,5]
- 17/06 . utilisant des éléments comprenant des diodes (G11C 17/14 a priorité) [2,5]
- 17/08 . utilisant des dispositifs à semi-conducteurs, p.ex. des éléments bipolaires (G11C 17/06, G11C 17/14 ont priorité) [5]
- 17/10 . . dans lesquelles le contenu est déterminé lors de la fabrication par une disposition prédéterminée des éléments de couplage, p.ex. mémoires ROM programmables par masque [5]
- 17/12 . . . utilisant des dispositifs à effet de champ [5]
- 17/14 . dans lesquelles le contenu est déterminé en établissant, en rompant ou en modifiant sélectivement les liaisons de connexion par une modification définitive de l'état des éléments de couplage, p.ex. mémoires PROM [5]
- 17/16 . . utilisant des liaisons électriquement fusibles [5]
- 17/18 . . Circuits auxiliaires, p.ex. pour l'écriture dans la mémoire (en général G11C 7/00) [5]
- 19/00 Mémoires numériques dans lesquelles l'information est déplacée par échelons, p.ex. registres à décalage** (chaînes de comptage H03K 23/00)
- 19/02 . utilisant des éléments magnétiques (G11C 19/14 a priorité) [2]
- 19/04 . . utilisant des noyaux avec une ouverture ou une boucle magnétique [2]
- 19/06 . . utilisant des structures avec une pluralité d'ouvertures ou de boucles magnétiques, p.ex. des transfluxors [2]
- 19/08 . . utilisant des couches minces dans une structure plane [2]
- 19/10 . . utilisant des couches minces sur des barres; avec des twistors [2]
- 19/12 . utilisant des dispositifs réactifs non linéaires dans des circuits résonnants [2]
- 19/14 . utilisant des éléments magnétiques combinés à des éléments actifs, p.ex. à des tubes à décharge, à des éléments à semi-conducteurs (G11C 19/34 a priorité) [2,7]
- 19/18 . utilisant des capacités comme éléments principaux des étages [2]
- 19/20 . utilisant des tubes à décharge (G11C 19/14 a priorité) [2]
- 19/28 . utilisant des éléments semi-conducteurs (G11C 19/14, G11C 19/36 ont priorité) [2,7]
- 19/30 . utilisant des éléments opto-électroniques, c. à d. des dispositifs émetteurs de lumière et des dispositifs photo-électriques couplés électriquement ou optiquement [2]
- 19/32 . utilisant des éléments supraconducteurs [2]

- 19/34 . utilisant des éléments de mémoire comportant plus de deux états stables représentés par des échelons, p.ex. de tension, de courant, de phase, de fréquence [7]
- 19/36 . . utilisant des éléments à semi-conducteurs [7]
- 19/38 . à deux dimensions, p.ex. registres à décalage horizontal et vertical [7]
- 21/00 Mémoires numériques dans lesquelles l'information circule** (par échelons G11C 19/00)
- 21/02 . utilisant des lignes à retard électromécaniques, p.ex. utilisant un réservoir à mercure
- 23/00 Mémoires numériques caractérisées par le mouvement de pièces mécaniques pour effectuer l'emmagasinement, p.ex. en utilisant des billes; Eléments d'emmagasinement correspondants** (emmagasinement par actionnement de contacts G11C 11/48)
- 25/00 Mémoires numériques caractérisées par l'utilisation de milieux fluides; Eléments d'emmagasinement correspondants**
- 27/00 Mémoires analogiques électriques, p.ex. pour emmagasiner des valeurs instantanées**
- 27/02 . Moyens d'échantillonnage et de mémorisation (G11C 27/04 a priorité; échantillonnage de signaux électriques en général H03K) [2,4]
- 27/04 . Registres à décalage (dispositifs à couplage de charge en soi H01L 29/76) [4]
- 29/00 Vérification du fonctionnement correct des mémoires; Test de mémoires lors d'opération en mode de veille ou hors-ligne [1,8]**
- 29/02 . Détection ou localisation de circuits auxiliaires défectueux, p.ex. compteurs de rafraîchissement défectueux [8]
- 29/04 . Détection ou localisation d'éléments d'emmagasinement défectueux [8]
- 29/06 . . Test de prévieillessement [8]
- 29/08 . . Test fonctionnel, p.ex. test lors d'un rafraîchissement, auto-test à la mise sous tension (POST) ou test réparti [8]
- 29/10 . . . Algorithmes de test, p.ex. algorithmes par balayage de mémoire (MScan); Configurations de test, p.ex. configurations en damier [8]
- 29/12 . . . Dispositions intégrées pour les tests, p.ex. auto-test intégré (BIST) [8]
- 29/14 Mise en œuvre d'une logique de commande, p.ex. décodeurs de mode de test [8]
- 29/16 utilisant des unités microprogrammées, p.ex. machines à états logiques [8]
- 29/18 Dispositifs pour la génération d'adresses; Dispositifs pour l'accès aux mémoires, p.ex. détails de circuits d'adressage [8]
- 29/20 utilisant des compteurs ou des registres à décalage à rétroaction linéaire (LFSR) [8]
- 29/22 Accès à des mémoires série [8]
- 29/24 Accès à des cellules additionnelles, p.ex. cellules factices ou cellules redondantes [8]
- 29/26 Accès à des réseaux multiples (G11C 29/24 a priorité) [8]
- 29/28 Réseaux multiples dépendants, p.ex. réseaux multi-bits [8]
- 29/30 Accès à des réseaux uniques [8]
- 29/32 Accès séquentiel; Test par balayage [8]
- 29/34 Accès simultané à plusieurs bits [8]
- 29/36 Dispositifs de génération de données, p.ex. inverseurs de données [8]
- 29/38 Dispositifs de vérification de réponse [8]
- 29/40 utilisant des techniques de compression [8]
- 29/42 utilisant des codes correcteurs d'erreurs (ECC) ou un contrôle de parité [8]
- 29/44 Indication ou identification d'erreurs, p.ex. pour la réparation [8]
- 29/46 Logique de déclenchement de test [8]
- 29/48 . . . Dispositions dans les mémoires statiques spécialement adaptées au test par des moyens externes à la mémoire, p.ex. utilisant un accès direct à la mémoire (DMA) ou utilisant des chemins d'accès auxiliaires (équipement externe pour tests G11C 29/56) [8]
- 29/50 . . Test marginal, p.ex. test de vitesse, de tension ou de courant [8]
- 29/52 . Protection du contenu des mémoires; Détection d'erreurs dans le contenu des mémoires [8]
- 29/54 . Dispositions pour concevoir les circuits de test, p.ex. outils de conception pour le test (DFT) [8]
- 29/56 . Équipements externes pour test de mémoires statiques, p.ex. équipement de test automatique (ATE); Interfaces correspondantes [8]
- 99/00 Matière non prévue dans les autres groupes de la présente sous-classe [8]**