Pologne

Ordonnance n° 20 du 26 janvier 1993 du Président de l'Office des brevets de la République polonaise sur la protection des topographies de circuits intégrés

Année de la version actuelle:1993
Date d’entrée en vigueur du texte original:28 janvier 1993
Date du texte (Émis):26 janvier 1993
Type de texte:Règles/Règlements
Sujet:Schémas de configuration de circuits intégrés
Notes:Date d'entrée en vigueur de la loi : Voir l'article 23 pour plus de détails.
Textes disponibles: 
Anglais

Ordinance No. 20 of January 26, 1993 of the President of the Patent Office of the Republic of Poland on the Protection of Topographies of Integrated Circuits Ordinance No. 20 of January 26, 1993 of the President of the Patent Office of the Republic of Poland on the Protection of Topographies of Integrated Circuits, Complete document (pdf) [61 KB] Ordinance No. 20 of January 26, 1993 of the President of the Patent Office of the Republic of Poland on the Protection of Topographies of Integrated Circuits, Complete document (html) [30 KB] (Version avec outil de traduction automatique)

n° WIPO Lex:PL008

Raccourcis

 

 

WIPO Lex

Liens

Bulletins d'information